弊社競合会社、個人のお客様のお申込みはお断りさせていただいております。予めご了承ください。

第二週  光通信  |  高速デジタル  |  SI・PI 

2018年12月4日(火)光が変えるネットワークとデータセンター
  Ixia 400Gイーサネット・テストソリューション
講師:弊社ソリューションエンジニア 野田 清志
対象者:
内容:映像・音楽配信といったアプリケーションの普及によってデータセンター・ネットワークの拡張が急務となっています。このような要求は400GbEインタフェースの開発を加速させています。400GbEでは、これまでにない技術や設計コンセプトが採用され、物理層と論理層の統合された試験が必要となります。本セミナーでは、400GbE製品の符号誤り訂正(FEC)など、L1からL3までの試験を中心に紹介します。

  デジタルコヒーレント測定は400G+へ
講師:弊社ソリューションエンジニア 山口 修司
対象者:
内容:長距離基幹系を中心に大容量化が進むデジタルコヒーレント光伝送ですが、OIF(Optical Internetworking Forum)での検討が進む400G ZRに代表されるように、データセンターインターコネクトにおける急速な市場拡大が期待されています。本セミナーでは、400Gオーバーのデジタルコヒーレント信号や光コンポーネントを効率的に評価するための最新測定技術、測定器を用いた特性補償技術などの最新トピックを紹介します。

  光デバイス プローバー・テスト・ソリューション
講師:弊社ソリューションエンジニア 鈴木 英行
対象者:
内容:光半導体デバイスは、シリコンフォトニクスに代表される様に、高集積化・高機能化が進んでおります。これらデバイスの良否判定は、モジュールに組上げられた状態で実施するのではなく、可能な限りウェハ・チップまたは、チップ・オン・キャリアの形態でDC評価・AC評価を実施することで、高額とされる光デバイス製品の価格を抑えることが可能になります。本セミナーでは、光デバイスをプローバーで評価する上での問題点、基本的な評価手法及び、最新の光プローバー・テスト・ソリューションについて紹介します。
トップへ戻る

2018年12月5日(水)次世代高速デジタルインターフェース
  DDR4/LPDDR4メモリ 高速化に向けた実践的波形品質測定
講師:弊社ソリューションエンジニア 長嶺 銀河
対象者:DDR4/LPDDR4メモリを回路でご利用になる、開発、設計、評価エンジニア
内容:LPDDR4メモリ等の高速化に伴い、シミュレーションによる検討だけでは、不測の不具合への対処が困難です。 波形測定においてもDDR2/3よりも一歩踏み込んだ実践的なアプローチの必要性に迫られてきています。 本セミナーではDDR4/LPDDR4メモリを中心に、高速化した際の動作確認のために、 考慮すべき設計のポイントと観測点移動等の最新の測定技術を紹介します。

  時代は8K! HDMI2.1最新規格情報と測定評価のポイント
講師:弊社ソリューションエンジニア 今岡 淳
対象者:HDMI2.1など映像伝送インタフェースの最新動向について知識を深めたいとお考えのエンジニア
内容:年内にも国内で本放送が開始される予定の8K対応機器の開発が加速しています。8K映像伝送インタフェースでは、マルチレーン伝送に伴うクロストーク、コネクタ等のインピーダンス不整合、電源系ゆらぎ等の影響が大きくなり、設計段階での不具合対応に、測定器のデバッグ解析機能が非常に重要となります。本セミナーではHDMI2.1を中心に映像伝送インタフェースの最新動向、ならびに測定評価のポイントについて事例を交えて紹介します。

  PCI Express® Gen5仕様の検討状況とGen4試験の最新情報 (逐次通訳)
講師:Keysight Technologies inc, Rick Eads | 弊社ソリューションエンジニア 荒井 信隆
対象者:PCI Express® Gen5の仕様の最新動向などについて知識を深めたいお考えのエンジニア
内容:高速通信を足もとで支えるPCI Express®は、Gen4(16GT/s)の公式試験実施に向けた準備と並行して次期Gen5(32GT/s)の仕様策定が進んでいます。本セミナーではPCI-SIGで仕様策定に携わるRick Eadsから仕様の最新動向についてGen5を中心に紹介します。後半は、Gen4試験の準備状況について最新の情報を基に具体的に紹介します。
トップへ戻る

2018年12月6日(木)汎用高速デジタル通信規格/基礎
  既存の方法からの脱却!電源回路評価の新提案
講師:弊社ソリューションエンジニア 菊地 秀
対象者:電源やDC-DCコンバータの開発、設計、評価エンジニア
内容:電源回路どう測定していますか?限られた予算、時間、人、しかし求められるのは高信頼性、開発の短納期化…これは常に求められる課題です。電源ノイズ、微小電流、位相利得余裕、効率、ライン/ロードレギュレーション、これらの測定項目は従来と変わりませんが、測定技術は進化しており、より低コスト、短時間、高信頼性を実現できます。本セミナーでは事例を交えながら電源評価に対する新しい提案を紹介します。

  今から始めるDDR3メモリ設計と評価の勘所
講師:弊社ソリューションエンジニア 里見 尚志
対象者:DDR3メモリーの仕様、評価について、基礎から知識を深めたいお考えのエンジニア
内容:DDRメモリは高速化が進み、いきなりDDR3を採用というケースが増えてきています。デザインガイドを基に設計すればいいと言われたものの、どこから手を付ければよいかわからないという声が多く聞かれます。本セミナーではDDR3の基礎をわかりやすく解説します。また評価手法やデバッグ事例についても、必要となる測定機器とともにご紹介します。

  今から始めるEthernet設計と評価の勘所
講師:弊社ソリューションエンジニア 林 徳義
対象者:Ethernetの仕様、評価について、基礎から知識を深めたいお考えのエンジニア
内容:いまやどこにも搭載されているGigabit Ethernet。その適用範囲は、通信機器やコンピューター、家電製品、FA機器にまで広がっています。しかし、残念ながら繋がって当たり前のEthernetでのトラブルが後を絶ちません。本セミナーでは10BASE-T/100BASE-TX/1000BASE-Tの基礎をわかりやすく解説します。また製品評価に役立つコンプライアンステストの評価手法や測定結果の見方、勘所、必要な測定機器についても紹介します。
トップへ戻る

2018年12月7日(金)シグナル/パワーインテグリティー&ノイズ
  世界一正確な 110GHz UXRオシロスコープ開発におけるSignal integrityの課題(逐次通訳)
講師:Keysight Technologies inc, Robert Saponas
対象者:GHz以上の部品や回路の開発、設計、評価エンジニア
内容:本講演では、2018年7月に発表したばかりの110GHz UXR 広帯域オシロスコープの製品化に向けた開発の裏側を話します。様々なSIの課題を克服するために、シミュレーションから実測まで幅広いツールを駆使し、新しいアプローチを取り入れています。低ノイズでフラットな周波数応答のDC~110GHzアンプの設計検証、カップリングを最小限に抑えるための数百もの高速SERDES伝送路設計と低ジッタクロック配線など、克服すべき数々の挑戦についてSIの観点からお話します。

  高速LSIの挙動が安定!電源回路網の最新測定解析手法
講師:弊社ソリューションエンジニア 大津谷 亜士 | 明石 芳雄
対象者:回路には何故パスコンが必要なのか?最適な数、配置などを学びたいとお考えのエンジニア
内容:最近のLSIは、日々、大規模高速化し、LSIが要求する低電圧・大電流に対応した電源回路網の設計は、極めて難易度が上がる一方で、試作回数の削減、短期間での設計が課せられています。本セミナーでは、回路基板の電源問題(電源ノイズ、電源インピーダンス)の最新測定手法、およびシミュレーションによるパスコンの最適化、熱・電気練成解析による高精度な設計手法を紹介します。

  そのEye正しい?実測&Simulationノウハウ教えます
講師:弊社ソリューションエンジニア 青木 秀樹 | 中溝 哲士
対象者:高速デジタル回路の開発、設計、評価エンジニア
内容:データレートの向上により測定誤差要因が大きくなり、正しいEye波形を得ることが困難になります。セミナー前半では誤差要因を取得し正しく測定する手法を説明します。治具特性除去手法De-embedをより正確に行うノウハウ、および多重反射の影響を与えるHot-TDR特性取得方法を紹介します。セミナー後半ではDe-embedのシミュレーション手法を紹介し、その適用事例として、実測結果とシミュレーション結果の比較を行います。
トップへ戻る

 
弊社競合会社、個人のお客様のお申込みはお断りさせていただいております。予めご了承ください。