Keysight EEsof EDA: シグナル・インテグリティ解析

-

 

より正確なシグナル・インテグリティ解析により、数Gb/sのバリアを乗り越える

デジタル・エンタテインメントおよび情報伝送の消費者/ビジネス需要増大により、ルータ、サーバ、記憶装置システム、PC、画像応用装置などの高速の必要性が加速されています。これらのシステム内のチップ間接続の構造は、パラレル・バスからレーンと呼ばれるシリアライザ/デシリアライザ (SERDES) リンクへとシフトしています。このようなシリアル・リンクでは、パラレル・バスのクロック・スキューがなくなり、トレース数が減るという利点がありますが、残りのトレースではビット・レートが大きく増加してしまいます。数Gb/sのデータ・レート、ビット周期より長いチャネル走行時間では、シグナル・インテグリティが大きな問題となります。このような条件下では、以前は高周波RF/マイクロ波エンジニアリングにしか見られなかった高速アナログ効果により、シグナル・インテグリティが劣化し、リンクのビット・エラー・レートが低下する可能性があります。

Keysight EEsof EDAは、長年にわたって、Addvanced Design System (ADS) を最高のRF/マイクロ波効果のシミュレータとして提供してきました。RF/マイクロ波エンジニアは、ADSの回路解析を信頼し、これらの周波数で発生する障害の軽減に役立つと信じています。Keysight EEsof EDAは、絶え間ない研究と技術革新により、現在では3種類のADSバンドルを取り揃え、シグナル・インテグリティ・エンジニアは適合するシミュレータ、ライブラリ、機能を入手できます。

これらのバンドル(シグナル・インテグリティ製品のページの一覧を参照)は、Infiniband、PIC Express、RapidIO、DDR、HDMI、10 Gb/sイーサネットなどの規格の非常に正確なシリアル・リンク解析を実現します。これらのバンドルでは以下が可能です。

  • 個々のコンポーネントをそれぞれ最適な抽象レベル(リンク・レベル、回路レベル、物理レベル)でコ・シミュレーションすることにより、すべてのシリアル・リンクを解析。
  • Sパラメータをトランジェント・シミュレーション(タイム・ドメイン・シミュレーション)に正確にインポート。
  • Keysightの測定器に採用されている実証済みのEZJIT Plusアルゴリズムを使用して、ジッタを診断。

Keysight EEsof EDAツールを使用することにより、製品のデザイン・サイクルを大幅に短縮。

特長の一覧


ADSでは、PCI Express、DDR3、DDR4、RapidIO、Serial ATA、ATA、10ギガビット・イーサネット、Infinibandなどのデザインのシグナル・インテグリティ解析を実行できます。

  • コンボリューション・シミュレータによって高周波SPICEが拡張され、特許取得済みのトランジェント・コンボリューション・シミュレーション方法を使用して、Sパラメータ・モデルなどの周波数ドメインで定義されたコンポーネントを取り込むことができます。
  • Keysightの特許取得済みのEZJIT Plusテクノロジーを使用したジッタ/BER解析。Keysightの測定器でクロス検証。
  • 全波モーメント法と有限要素法を統合した電磁界ソルバ。
  • デザイン・フローの統合による、図研CR5000、Cadence Allegro、Mentor Board Station、Expeditionレイアウト・データベースへの接続。
  • Cosimulation with Ptolemy numeric simulator with SERDES components such as Ptolemy数値シミュレータを使用した、8B10B/64B66Bコーデック、デシジョン・フィードバック (DFE)、フィードフォワード (FFE) イコライザなどのSERDESコンポーネントのコ・シミュレーション。

主要リンク

* Keysight EEsofへの問合せ
* Keysight EEsof EDA
   
* 製品情報
* サポートとサービス
* アプリケーション/サンプル
* カスタマ教育
* 製品ドキュメント
* オンライン製品デモ
* ニュースとイベント
   
* ニュースレターの購読
* サイトのヘルプ