DDR3メモリ 事例紹介

 海外の組み込み機器メーカー(設計部門)
 設計難易度が飛躍的に高まるDDR3メモリ
 ロジアナとシミュレータの活用で立ち向かう

 高速なメモリ・バスである「DDR3」。これを電子機器に採用すれば、システムの高性能化を実現できる。
 しかし、伝送速度が極めて高い上に、従来は使っていなかった新技術を適用している。
 このことがトラブルを生む危険性を秘めている。

【3】解決2:「オシロだけじゃダメ、ロジアナも活用しなきゃ」  

事例紹介:
海外の組み込み機器メーカー(設計部門)
設計難易度が飛躍的に高まるDDR3メモリ
ロジアナとシミュレータの活用で立ち向かう


【1】問題と背景

【2】解決1:「そのシミュレーション、本当に正しいの」

【3】解決2:「オシロだけじゃダメ、ロジアナも活用しなきゃ」

【4】この問題を解決したソリューション


この問題を解決した回路/電磁界シミュレータADSについて:

「ADSを使ってみよう!」DDR解析体験セミナのご紹介

 体験セミナのお申込み

 製品ページを見る

 お見積りのご請求


この問題を解決したDDRアナライザについて:

 無償デモ、デモ機のお貸出し

 お見積もりのご請求

 製品ページを見る

 カタログを見る

 データ・シートを見る

 
   K氏は、基板メーカーから納入されたプリント基板の試作品を持って、T氏のデスクに向かった。「あのときは、アドバイスをありがとう。ちょっと、悔しいけど助かったよ。でも、この試作品は完璧だ。アイは大きく開いている。もう問題はない。後は頼んだ」。そうK氏は言い残し、部屋を出て行った。

 次は、ハード担当のT氏の出番だ。おもむろに、キーボードやディスプレイなどの周辺装置をプリント基板に接続して、システムを構築した。そして基板にイン・サーキット・エミュレータ(ICE:in circuit emulator)をつなぎ、CPUを初期化し、レジスタに設定を書き込んだ。作業は順当に進む。そして、実際にシステムを動かしてみた。「おっ、うまく動いた」。少なくとも、当初はそう見えた。

 しかし、さまざまなテストを繰り返していくうちに、システムがハングアップ(システム・ハング)する現象が発生することに気付いた。あまり頻繁には発生しない。非常に稀な現象だった。「おかしいな。どうしてだ」とT氏はつぶやく。正直なところ、システム・ハングの原因に思い当たるフシはない。「とりあえず、オシロスコープで波形を確認してみよう」。T氏は、システムを構成するさまざまな個所の波形を観測した。その結果、メモリにデータ化けが発生していることを突き止めた。しかし、稀にしか起こらない現象。原因がよく分からない。ここまで来て、デバッグ作業は暗礁に乗り上げてしまった。この時点で、システムの動作確認やデバッグに着手して、すでに1カ月以上が経過していた。

 そんなときだった。「T氏がトラブっている」という情報がK氏の耳に入った。「俺の出番かな」。K氏は1枚のパンフレットを持って、T氏のデスクに向かった。そのパンフレットは、先日来社したアジレントのADSの担当者が置いていったものだ。その担当者が言うには、「DDR2からDDR3に切り替えたメーカーの多くが、システムのデバッグ時にオシロだけでは対応できず、ロジアナを使っています。当社では、DDRメモリに最適化したロジアナのDDRアナライザを用意しています。何かトラブルが発生した際には、導入を検討してみてください」という。そのパンフレットをT氏の机に置いた。「これを使ってみたらどうだ」。それだけを言い残し、K氏は去っていった。

 T氏はパンフレットを見た。何としても不具合を早急に解決しなければならない。「確かに、これは役立つかもしれない」。そう判断し、アジレントに連絡をとった。すると翌日、同社のアプリケーション・エンジニア(AE)がDDRアナライザを携えてやってきた(図3)。K氏は、今回のトラブルを一通り説明する。するとAEは、「とりあえず、コンプライアンス・テストをやってみましょう」という。


図3 DDRアナライザ
アジレント・テクノロジーの高性能差動ロジック・アナライザ「16850シリーズ」をベースに、DDRメモリ・バスの解析に最適化した測定器である。300万円程度(2014年1月現在の概算、税抜き)と安価な価格で、DDRメモリ・バスのデバッグができる。



 このコンプライアンス・テストとは、DDRアナライザに標準装備された機能である(図4)。JEDEC(JEDEC Solid State Technology Association)で定められた仕様に準拠しているかいないかを判定できる。一般的なロジック・アナライザで実施するのは非常に難しいが、DDRアナライザを使えば簡単に実施できる。まずAEは、DDR3メモリ・バスの通常状態におけるトレース・データを取得し、プロトコルのコンプライアンス・テストを実施した。しかし、それらしい問題は見つからなかった。


図4 コンプライアンス・テストの設定画面



 「やっぱりそうか・・・。だったら、次はこれだな」と独り言をつぶやきながら、AEはリアルタイム・コンプライアンス・テストに取りかかった。このテストは、JEDECの仕様に違反した条件でトリガを検出するというものだ。トレース・データに対してテストを実行する。するとAEは思わず、「おっ」と声を上げた。そして「きっと、ここです」と言ってディスプレイを指さした(図5)。「tRCDにタイミング違反がありますね」という。tRCDとは、ActiveからRead、もしくはWriteまでの時間である。これがJEDECで定められた仕様に違反していたのだ。


図5 tRCDの測定結果
取得したトレース・データに対してリアルタイム・コンプライアンス・テストを実施した。その結果、トリガ・ポイントからマーカーM1までの時間(tRCD)が、JEDECで定めた仕様に違反していた。



 AEは、T氏に対して「これが原因で、システム・ハングが起きていたんですね。タイミング違反が発生した理由に心当たりはありますか」と問い掛けた。T氏は天井を見つめながら、記憶にアクセスした。そのとき1つの出来事が頭に中でフラッシュバックした。「実は、システムのパフォーマンスをどうしても向上させたかったので、データ転送速度を規定値から高めました。それが、きっと原因ですね・・・」。

 T氏は、こうして今回のシステム・ハングの原因を完全に突き止めることに成功した。メモリ・コントローラのレジスタには、レイテンシ・パラメータなどを設定する必要がある。通常は、ベンダが推奨する値をそのまま使うケースが多い。しかし、今回はデータ転送速度を規定値よりも高めていた。そのためレイテンシ・パラメータも少し修正していたが、コンプライアンス・テストのようなリファレンス仕様に基づき最適化する必要があったのだ。また、実際の動作状態におけるメモリの実効データ転送レートなどの性能解析を行える。ここまで分かれば、その後の作業は至って簡単だった。すぐに対策を打つ。こうして新機種のトラブルを解決することに成功した。

 こうして新機種の開発は終わった。もう街は、クリスマス・セールの真っ只中。K氏とT氏は、新機種の開発成功を祝したS氏主催のホーム・パーティに参加していた。T氏はシャンパンを片手にK氏に近づき、「思ったより時間がかかってしまったな。でも無事に終わってよかったよ」と話しかけた。K氏は、「悔しいけど、君のアドバイスに救われた。あれがなければニューイヤーを迎えていたかもな」とはにかむ。T氏は、「それは、俺も同じことだ。君のアドバイスがなければ、もっと苦しんでいただろう。今回は、痛み分けだ。勝負は次の開発でつけようぜ」と言って、右手をK氏の前に差し出した。
   
  トップへもどる
   
 
 NEXT >>この問題を解決したソリューション 
 
   
   
 
  目次
 

事例紹介:
海外の組み込み機器メーカー(設計部門)
設計難易度が飛躍的に高まるDDR3メモリ
ロジアナとシミュレータの活用で立ち向かう

【1】問題と背景

【2】解決1:「そのシミュレーション、本当に正しいの」

【3】解決2:「オシロだけじゃダメ、ロジアナも活用しなきゃ」

【4】この問題を解決したソリューション

この問題を解決した回路/電磁界シミュレータADSについて:

「ADSを使ってみよう!」DDR解析体験セミナのご紹介

 体験セミナのお申込み

 製品ページを見る

 お見積りのご請求

この問題を解決したDDRアナライザについて:
 無償デモ、デモ機のお貸出し

 お見積もりのご請求

 製品ページを見る

 カタログを見る

 データ・シートを見る